1.同時，根據(jù)報文的結(jié)構(gòu)特點、傳送方式和校驗?zāi)Ｊ剑M行編碼、譯碼軟件的設(shè)計，完成報告解析部分的程序編寫。
2.存貯器存貯功能故障，存貯器地址譯碼功能故障，動態(tài)刷新功能故障以及奇偶校驗電路的固定故障都可得到檢測。
3.為了降低低密度奇偶檢驗碼的誤碼平底，提出一種基于陷阱集狀態(tài)檢測的兩級置信度傳播譯碼算法。
4.控制核心負責(zé)協(xié)調(diào)微處理器中各部件的工作，控制指令和數(shù)據(jù)依取指、譯碼、執(zhí)行的順序正確流動。
5.介紹了我們研制的交錯碼的編譯碼器電路及實驗結(jié)果。
6.在論文中，詳細介紹了編譯碼器的整體方案、硬件電路和軟件功能的設(shè)計。
7.幾乎所有的視頻編譯碼器都采用有損壓縮，最小化與視頻相關(guān)的數(shù)據(jù)量。
8.在協(xié)處理器中，微程序控制器的微碼控制是協(xié)處理器指令譯碼的控制核心。
9.本文針對組合信道差錯控制的需要，介紹了兩種既能糾隨機錯誤又能糾突發(fā)錯誤的卷積碼譯碼算法。
10.目的節(jié)點采用迭代最大后驗概率譯碼，利用多個時刻收到的碼字恢復(fù)源節(jié)點發(fā)送信息。
11.提出了參數(shù)辨識技術(shù)，它包括報文數(shù)據(jù)的預(yù)處理、譯碼和校驗三部分。
12.本文闡述了以M序列作為內(nèi)碼RS碼作為外碼的級連碼的快速譯碼技術(shù)，著重對糾錯能力很強的RS碼的譯碼進行了研究。
13.該方法實現(xiàn)譯碼器的標(biāo)準(zhǔn)單元化設(shè)計，并且有效提高譯碼的速度，簡化硬件設(shè)計。
14.存儲器采用六管CMOS存儲單元、鎖存器型敏感放大器和高速譯碼電路，以期達到最快的存取時間。
15.我們采用級聯(lián)一個外碼同時應(yīng)用迭代軟譯碼算法，以期進一步提高差分空時編碼系統(tǒng)的糾錯性能。
16.它接受用Base64編碼的密碼字節(jié)數(shù)組（造 句 網(wǎng)），并對它譯碼和解密以返回明文數(shù)據(jù)字符串。
17.該流程適用于各種復(fù)數(shù)矩陣信道模型與典型二維信號星座圖，為復(fù)數(shù)模型下球形譯碼算法的研究提供了一個有效的仿真平臺。
18.全文共分三部分：分組碼的編碼、分組碼的譯碼以及卷積碼。
19.針對已有AR4JA碼譯碼復(fù)雜度較高的問題，結(jié)合空間通信的特點，構(gòu)造了一族新的基于原型圖的碼率兼容LDPC碼。
20.維特比譯碼算法是卷積編碼的最大似然譯碼算法.
21.受眾對于圖形的理解便是對圖形編碼的譯碼過程.
22.這位搜索巨頭在今年早些時候收購該編譯碼器的制作商On2技術(shù)時，就已經(jīng)給過多次暗示。
23.采用譯碼器構(gòu)成單總線控制，設(shè)計了智能電壓源組成氣體放電管直流擊穿電壓自動測試系統(tǒng)。
24.當(dāng)不可能完全恢復(fù)時,有時也不嚴(yán)格地使用“譯碼”這樣的術(shù)語.
25.采用部分譯碼方式的桶式移位器,以其諸多優(yōu)點,在芯片中得到廣泛應(yīng)用.
26.本文介紹一種按規(guī)則序列設(shè)計的移位型計數(shù)器。此類計數(shù)器設(shè)計方便，電路簡單，譯碼電路簡單，并具有快速自啟動特性。
27.在相同條件下，最大后驗概率譯碼算法比最大似然譯碼算法有更低誤比特率，但由于計算量和復(fù)雜度過大而不適合硬件實現(xiàn)。
28.給出了一類特性較好的循環(huán)碼的編碼和譯碼方法。
29.樓層信息由一個74LS48譯碼芯片驅(qū)動的共陰極的數(shù)碼管顯示。
30.為降低低密度奇偶檢驗碼譯碼的硬件實現(xiàn)復(fù)雜度，提出了一種可變步長均勻量化“和積”譯碼算法。
31.它接受用Base64編碼的密碼字節(jié)數(shù)組，并對它譯碼和解密以返回明文數(shù)據(jù)字符串。
32.對于糾錯碼，作者找到了適合于這一譯碼器的碼判別方法，并進一步給出了尋找這類碼覆蓋單項式的算法。
33.七段顯示譯碼器是數(shù)字電路中的重要部件，其設(shè)計多年來采用傳統(tǒng)方法。
34.PC通過打印機控制口與STROBE發(fā)送信號，譯碼器產(chǎn)生選片信號，傳給單片機P3.2端形成中斷信號。
35.本文扼要的介紹了脈沖編碼傳輸設(shè)備的原理，其中包括有話路、定時、同步、編譯碼和幀結(jié)構(gòu)。
※ "譯碼"造句CNDU漢語詞典查詞提供。